Clase

Fecha

Día

C o n t e n i d o

U.T.

1

14/08

Lunes

Presentación de la Asignatura. Introducción S.E. Tecnologías y Arquitecturas. Introducción Arquitecturas de µC. Práctica: Guia de T.P. Nº1.

1

2

17/08

Jueves

Introducción al Cortex M. Funcionamiento del Cortex M.

1

21/08

Lunes

Feriado muerte San Martín

3

24/08

Jueves

Presentación de Herramientas de Hardware y Software. Entorno de desarrollo y lenguaje. Programación de periféricos. Manejo de entradas/salidas digitales con GPIO. Lab.Nº1, GPIO: Manejo de Entradas y Salidas.

2

4

28/08

Lunes

Manejo de teclas con la interrupción del Systick. Continuación Práctica: Guia de T.P. Nº1 y Lab.Nº1.

2

5

31/08

Jueves

Assembler en Cortex M. Uso de simulador QEMU para “debuguear” assembler. Práctica: Guia de T.P. Nº2.

6

04/09

Lunes

Manejo de entradas, multiplexado de salidas y uso de interrupción del Systick como base de tiempo. Lab. Nº2, GPIO: Cronómetro y Displays Multiplexados. 1º Parte: Multiplexado.

2

7

07/09

Jueves

Lab. y práctica: Continuación Lab. Nº2. 2º Parte: Resolución del cronómetro. Guía Nº3.

2

8

11/09

Lunes

Uso de Timer para medir frecuencia. Lab. Nº3: Medidor de intensidad lumínica.

2

9

14/09

Jueves

CONSULTAS

1-2

10

18/09

Lunes

1º Parcial

1-2

FIN DE 1º PARTE

21/09

Jueves

Feriado Día de la Primavera

11

25/09

Lunes

Sistemas de Tiempo Real. Introducción a RTOS, scheduler, dispatcher, tareas, funciones API, ejemplos. CMSIS-RTOS.

3

12

28/09

Jueves

Lab.Nº4: Tareas periódicas y aperiódicas.

3

13

02/10

Lunes

Recuperatorio 1º Parcial

1-2

14

05/10

Jueves

RTOS, sincronización, semáforos, colas, ejemplos. Administración de recursos, exclusión mutua, contadores de eventos, inversión de prioridad, “deadlock”.

Guía de T.P. Nº4.

3

15

09/10

Lunes

Lab. 5. "Sincronización entre tareas".

3

16

12/10

Jueves

Interrupciones y FreeRTOS, Idle Task, Systick Hook, Asignación dinámica, Dimensionamiento del Stack.

3

16/10

Lunes

Feriado Nacional (12 de Octubre)

17

19/10

Jueves

Lectura de teclado matricial. Arreglos bidimensionales y estructuras. Interfaces Hombre-Máquina.

Laboratorio Nº 3+.

2

18

23/10

Lunes

Continuación Laboratorio Nº3+.

2

19

26/10

Jueves

Administración de código. Ciclos de vida. Introducción al Modelado de SE. Modelado de SE con StateCharts, Introducción a Yakindu. Componentes de un StateChart. Descripcion del software. Secuencia de diseño, convenciones, ejemplos, pasos de diseño. Lab. Nº7, Diseño de Modelos “State-Chart”. 1º parte.

4

20

30/10

Lunes

Motor de Yakindu, esquemas de ejecución, convención de nombres, presentación proyecto control de horno microondas. Implantación de modelo StateCharts sobre hardware disponible. Lab.Nº8, Implantación de un modelo “State-Chart”. 2º parte. Guía de T.P. Nº 5.

4

21

02/11

Jueves

Continuación Lab. Nº7 / Guía de T.P. Nº 5

4

22

06/11

Lunes

CONSULTAS

3-4

23

09/11

Jueves

2º Parcial

3-4

FIN DE 2º PARTE

24

13/11

Lunes

Introducción FPGA, Arquitectura básica, bloques lógicos configurables (CLB), bloques de entrada-salida. Introducción a VHDL, flujo de diseño, sintaxis, funciones básicas.

Guía de T.P. Nº6. VHDL concurrente, simulaciones.

5

25

16/11

Jueves

Asignación de puertos entrada-salida, archivo de configuración de usuario. Funciones secuenciales, máquinas de estado.

Guía de T.P. Nº6. VHDL secuencial, simulaciones. Recuperatorio2º Parcial

5

20/11

Lunes

Feriado Nacional (Soberanía)

26

23/11

Jueves

Lab. 9. "Desarrollo, simulación y síntesis de proyecto en FPGA".

5

27

27/11

Lunes

3º Parcial

5

28

30/11

Jueves

Entrega de exámenes. / Recuperatorio 3º Parcial

5

29

04/12

Lunes

Entrega de exámenes recuperatorios / FIN DE CLASES

5

11/12

Lunes

FINALIZACIÓN DE CURSADA – Fecha Límite Carga de alumnos habilitados y promocionados