Técnicas y Dispositivos Digitales II – Cronograma de cursado 2019

LUNES – Aula 18 – de 14 a 17 hs.

 

VIERNES – Aula 10 o Lab 2 Electrónica – de 14 a 16 hs.

 

 

Clase

Fecha

C o n t e n i d o

U.T.

1

Lun

12/08

Aritmética digital. Sumadores, restadores, multiplicadores, divisores. Propagación del acarreo. ALU. Diseño. Aplicaciones.

1

2

Vie 16/08

Resolución TP N.º 1 - Aritmética Digital                                                                                                                                                

1

 

Lun

19/08

FERIADO

 

3

Vie 23/08

Laboratorio Nº 1 - Circuitos Aritméticos  (Lab 2 Electrónica)

1

4

Lun 26/08

Familias de Circuitos Lógicos. Operación, parámetros característicos, curva de transferencia. Evolución histórica. Encapsulados, escalas de integración. Familia TTL: operación, características, hoja de especificaciones.

2

5

Vie 30/08

Resolución TP Nº 2 Famílias de Circuitos Lógicos                                                                                                         

2

6

Lun 02/09

Lógica ECL. Lógica MOS, NMOS, y CMOS, características. CMOS de alta velocidad, Three-state y Open Drain. Interfase CMOS-TTL y TTL-CMOS - Tecnología LVT.  

 

2

7

Vie 06/09

Laboratorio Nº 2 - Famílias de Circuitos Lógicos (Lab 2 Electrónica)

Límite entrega de Informe Lab. 1

2

8

Lun 09/09

Análisis básico de fallas en circuitos digitales combinacionales y secuenciales: clasificación, detección y corrección.
Resolución TP Nº 3 
- Detección y eliminación de fallas                                                                        
                                                                                   

3

9

Vie 13/09

Resolución TP Nº 3 - Detección y eliminación de fallas                                                                            

Continuación Laboratorio Nº 2 - Famílias de Circuitos Lógicos (Lab 2 Electrónica)                                                                                

3

10

Lun 16/09

Memorias como dispositivos secuenciales, principios de funcionamiento. Memorias: SRAM, DRAM, PROM, EPROM, Dispositivos de almacenamiento masivo, extraíbles y no extraíbles Memorias serie - Bus I2C.  

4

11

Vie 20/09

Resolución TP N.º 4 – Memorias

4

12

Lun 23/09

Introducción a los microprocesadores. Arquitectura interna de microprocesadores. Modos de direccionamiento.

5

13

Vie 27/09

Resolución TP Nº 5 - Modos de Direccionamiento  

5

14

Lun 30/9

Interfaces entre el mundo digital y el analógico: conversión digital-analógica (D/A) y conversión analógica-digital (A/D). Diversos métodos de conversión. Aplicaciones.

Límite entrega de Informe Lab. 2

6

15

Vie 04/10

Resolución TP N.º 6- Interfaces                            

6

16

Lun

07/10

EVALUACIÓN Nº 1

1,2,3,4,5,6

17

Vie 11/10

Resolución de EVALUACIÓN Nº 1 y consulta

1,2,3,4,5,6

 

Lun 14/10

Feriado Nacional: “Día del Respeto a la Diversidad Cultural”

 

18

Vie 18/10

Modelos Mealy y Moore. Diagramas y variables de estado. Análisis de un CSS. Circuitos de memoria finita. Detectores de secuencia  

 6

19

Lun 21/10

Resolución TP N.º 7a 

7

20

Vie 25/10

Resolución TP N.º 7a - Análisis de Circuitos Secuenciales Sincrónicos 

7a

21

Lun 28/10

Síntesis de un CSS por tabla de transiciones y por ecuaciones de estado. Asignación de estados, reglas. Métodos de simplificación: Simple Inspección, Paul-Unger y Huffman-Mealy.

7

22

Vie 01/11

 Laboratório Nº 3 - Simplificación de Estados (Lab 2 Electrónica)

 

7b

23

Lun 04/11

Resolución TP N.º 7b - Síntesis de Circuitos Secuenciales Sincrónicos 

Resolución TP N.º 7c - Simplificación de estados    

7

24

Vie 08/11

Laboratório Nº 3 - Simplificación de Estados (Lab 2 Electrónica)

7c

25

Lun 11/11

PLD secuenciales: Matriz Lógica Genérica (GAL). Secuenciadores Lógicos Programables en Campo (FPLS). Dispositivos Lógicos Programables Complejos (CPLD). Arreglos de Compuertas Programables en campo (FPGA). Introducción a HLD.

8

26

Vie 15/11

Resolución TP Nº 8 – Dispositivos Lógicos Programables   

Laboratório Nº 4 - Dispositivos Lógicos Programables (Lab 2 Electrónica)

8

27

Lun

18/11

Resolución TP Nº 8 – Dispositivos Lógicos Programables   

8

28

Vie 22/11

Laboratório Nº 4 - Dispositivos Lógicos Programables (Lab 2 Electrónica)

8

29

Lun 25/11

Laboratório Nº 4 - Dispositivos Lógicos Programables (Lab 2 Electrónica) y consulta

1 a 8

30

Vie 29/11

EVALUACIÓN   INTEGRADORA Nº 2

 

31

Lun

02/12

Entrega de notas y Repaso para los que desaprobaron 

 

32

Vie

06/12

RECUPERATORIO UNICO

 

33

Lun

09/12

Fecha límite entrega notas al Departamento Alumnos

 

D.I.F.I. Departamento de Informática de la Facultad de Ingeniería